公司公告

针对削弱大功率LED静电损害,外企发布最新研究成果

来源:http://www.401ai.com 责任编辑:ag环亚娱乐平台 2018-08-15 05:26

  针对削弱大功率LED静电损害,外企发布最新研究成果

  Samsung、Eudyna Devices和EpiValley三大公司,近来发布了关于削弱大功率LED静电损害的办法的最新研究成果。

  静电放电(ESD)损伤通常是指脉冲时刻。少于100纳秒的高能量静电脉冲,高能静电脉冲释放出的能量能够在半导体资料上消融出孔洞(如图),生成小裂纹,延伸到LED资料的外表。据美国国家标准学会(ANSI)对半导体工业的查询显现,静电放电损伤导致的均匀产品丢失在8%~33%。

  来自首尔国民大学(Kookmin University)和庆熙大学(Kyung Hee University)的研究人员,携手EpiValley公司LED制造商共同研究,以进步氮化铟镓(InGaN )LED电容(capacitance)。为了添加电容,韩国研究人员改变了在成长量子阱前的10nm厚的n型GaN薄膜的硅掺杂浓度,浓度从3×1018 cm-3变到2×1019 cm-3。当量子阱成长之后,假如将200nm厚的p型GaN薄膜中的镁掺杂浓度调整为4×1019 cm-3,作用会更好。

  毫秒级的静电所具有的能量能够形成金触摸或氮化物层的消融这样大规模的损坏(如图所示)。在大多数情况下,这个现象能够经过在LED邻近的焊垫(bond pad)被观测到。事实上,ESD与EOS之间的差异很难区别。

  尽可能的减小二极管耗尽区的宽度能够取得更高的电容,与镁掺杂比较,在反向偏压(reverse bias)下,进步硅掺杂浓度能够下降LED的n型区中载流子耗尽区的宽度。在人体形式ESD测验中,具有低的硅掺杂浓度的LED在500V的反向偏压下,合格率只要27%。相对应的是,在具有高的硅掺杂浓度的LED在7000V的反向偏压下,合格率达到了94%。

   4月16日,日本化合物半导体制造商Eudyna Devices公司在美国申请了一项运用专利,在经过衬底GaN LED外延层的当地,简略地添加了一个额定加热处理工艺,就进步了LED的ESD耐受才能。他们把量子阱有源区(MQW active region)加热到975℃,以改进其晶体质量。在随后的p型GaN层外延成长时,温度下降超越150℃,以保证掺杂的镁不会分散到有源区。

   Eudyna公司的研制团队宣称,在高电压下能够扩展的晶体缺陷和污染了多量子阱区域的镁掺杂都会下降LED的ESD耐受才能。实际上,没有镁污染多量子阱和没有加热处理多量子阱的LED的耐ESD电压分别是500V和571V,而运用了上述专利中所描绘的办法,LED的ESD耐受电压则能够进步到3857V 。

   4月16日,韩国三星在美国申请了两项运用专利,发布其开发出新的办法来改进ESD功能,利来国际老牌w66!即在结构层中运用过渡金属元素钇或钪,能够添加器材多量子阱下面的电子发射层的成长温度。

  运用GaYN/AlGaN或GaScN/AlGaN来替代InGaN,可使坐落多量子阱下面的电子发射层的成长温度提升至1000℃或以上,这样晶体质量就会更好,使得LED能够具有更好地反抗ESD的才能。 GaYN/AlGaN或GaScN/AlGaN层具有更好的电流分散作用,并且还有助于进步LED的抗ESD才能。

  一般情况下,人们是选用氮化铟镓(InGaN)来制造电子发射层,可是铟(In)的堆积温度会超越1000℃,而选用GaYN/AlGaN或GaScN/AlGaN层来替代InGaN,In的成长温度则有可能会降到1000℃或以下。在进步了晶体质量的一起,电子发射层的带隙有助于供给好的电流分散才能,能够下降LED的驱动电压和进一步进步LED的抗ESD电压才能。

  欧司朗光电半导体LED运用工程司理Joachim Reill指出,以上办法有助于进步LED芯片的产值和可靠性,还能够简化LED封装工艺。现在,为了下降ESD对LED的损害,通常在LED封装时装置一个ESD二极管,假如今后芯片具有很强的抗ESD才能时,则无需运用这个ESD二极管了。